Rezo antouzyaste elektwonik Nwayo Konsèy: Yo bay NIOS® II Embedded Processor C Language to Hardware (C2H) Acceleration Compiler Transfòme akseleratè Materyèl la nan FPGA nan FPGA a, ki mande pou pi wo kondisyon tan.
Karakteristik: (1) Akselerasyon bouton ANSI / ISO C kòd (2) Entansite sere nan pwosesis konsepsyon lojisyèl (3) Koneksyon dirèk nan akseleratè pyès ki nan konpitè ak kat memwa CPU (4) Endikasyon ak ranje sipò san pwoblèm (5) Pwosesis memwa efikas delè dispatch prediksyon ak tiyo Diminye konsomasyon pouvwa lè yo ogmante pyès ki nan konpitè Eksperyans konsepsyon sistèm te toujou konsidere kòm ogmante pyès ki nan konpitè pou ogmante konsomasyon pouvwa. Sepandan, ak anpil atansyon itilize akseleratè pyès ki nan konpitè kraze eksperyans sa a: ogmante pyès ki nan konpitè ap diminye konsomasyon pouvwa. Lè yo analize algorithm la, akseleratè ki apwopriye a aplike nan lojik pwogramasyon, pa sèlman amelyore pèfòmans konsepsyon sistèm enfòmatik entegre a, men tou, diminye konsomasyon pouvwa.
Lè ou konsidere yon egzanp sa a, designer nan entegre vle processeur a egzekite pwogram nan nan yon 80 MHz, dezenstalasyon algorithm nan kantite lajan an kalkil gwo nan yon frekans revèy ki pi ba. Jan yo montre nan Tablo 1, nan tès aktyèl la, processeur entegre a kouri kòd aplikasyon an nan 80 MHz, ak 5 akseleratè pyès ki nan konpitè kouri nan 1 MHz, ak pèfòmans sistèm nan ogmante pa 6 fwa, ak konsomasyon pouvwa sistèm nan redwi pa 55%.
Anpil amelyore pèfòmans lojisyèl entegre Pou enjenyè lojisyèl ki bezwen amelyore pèfòmans aplikasyon entegre, akselerasyon pyès ki nan konpitè se zouti ki pi enpòtan. Akseleratè pyès ki nan konpitè ka bay tout avantaj ki genyen nan estrikti pwosesis paralèl FPGA, konpare ak CPU jeneral la, ranpli plis informatique pou chak sik revèy, ak pèfòmans amelyore plizyè lòd. Tanpri gade nan Tablo 2 pou pèfòmans ak rezilta zòn nan plizyè algorithm entegre komen.
Tablo 1 Remak: Resous sistèm amelyore pri ekivalans inite lojik resous ki nan chip yo, tankou miltiplikatè ak memwa, ki montre pri a apre yo fin ajoute akseleratè ak tanpon. Done sa yo endike ke du NIOS II C2H a ka amelyore anpil pèfòmans sistèm ak yon minimòm pri ak resous.
Pwosesis konsepsyon lojisyèl abitye Jiskaprezan, li te toujou dezenstale manyèlman nan akseleratè pyès ki nan konpitè, sèlman devlopè sa yo ki gen zouti, eksperyans ak tan ka sèvi ak teknoloji sa a pou etabli, teste modil transfè klas (RTL), ak entegre nan sistèm nan processeur. NIOS II C2H du otomatikman etabli ak entegre akseleratè pyès ki nan konpitè, epi tan devlopman an vin pi kout pa kèk minit kèk minit.
Si ou te deja itilize NIOS II Integrated Development Environment (IDE) ki baze sou Eclipse, li pral trè senp pou itilize Nios II C2H. Travay ou bezwen fè se: Analize kòd lojisyèl an pou detèmine fonksyon anbouteyaj pèfòmans lan.
Mete aksan sou fonksyon vle a nan NIOS II IDE, klike sou Akselerasyon.
Gade dosye detaye rapò C2H du pou detèmine senp optimize kòd C.
Optimize ak repete jiskaske yo rive nan pèfòmans ou vle a.
Byen vit rive nan kondisyon pèfòmans aplikasyon w lan, epi lanse pwodwi davans.
Konpilateur NIOS II C2H a pèmèt ou byen vit ak efikasite optimize algorithm aplikasyon w lan nan espas konsepsyon, ki se sèlman pou aplikasyon lojisyèl. Ou bezwen fè jis dwa klike sou vitès la.
Enfòmasyon sou kòmande Ou kapab kounye a kòmande du NIOS II C2H la. Tanpri gade nan pri a ak enfòmasyon kòmande nan Tablo 2. Ou ka telechaje epi gratis pou evalye NIOS II Embedded Design Set (EDS). Tanpri kontakte reprezantan lavant Altera lokal ou a pou plis enfòmasyon.
lòt pwodwi nou an:
